Iris SERDES untuk platform Asic

LSI Logic telah menambahkan opsi desain baru keluarga Asic RapidChip untuk aplikasi serial kecepatan tinggi.

Tersedia hingga 48 SERDES (serialiser / deserialiser) elemen, hingga lima juta gerbang dan 3,7Mbit RAM, berdasarkan arsitektur memori internal MatrixRAM yang baru diperkenalkan perusahaan. Ada juga dukungan untuk antarmuka memori bandwidth tinggi seperti DDR2 dan QDR.

Disebut keluarga Xtreme2, ia menawarkan berbagai kombinasi SERDES di bawah nama GigaBlaze dan Hydra. Dengan kecepatan data hingga 4.25Gbit / s, standar yang didukung mencakup, tetapi tidak terbatas pada, Gigabit Ethernet, 10 Gigabit Ethernet (XAUI), PCI Express (termasuk ASI), Fibre Channel, InfiniBand, CX4, Serial Rapid IO, SGMII, SPI4.2, SPI5, SAS, SATA, dan HyperTransport standar.

Arsitektur MatrixRAM terdiri dari susunan memori yang dapat digunakan secara individu atau dikombinasikan untuk membentuk memori yang lebih besar yang dikonfigurasi dalam lebar dan kedalaman yang berbeda.

Standar memori yang didukung termasuk DDR2, yang muncul sebagai teknologi memori dominan dalam komputasi perusahaan; RLDRAM2 dan FCRAM2 umum di jaringan kinerja tinggi dan QDR umum di jaringan penyimpanan.

Bus LVDS cepat seperti SPI-4.2 dapat diimplementasikan dalam Configurable I / O.

www.lsilogic.com

Tel: 01344 413204